

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-215447

(43) 公開日 平成11年(1999) 8月6日

(51) Int.Cl. ^a	識別記号	F I
H 0 4 N 5/46		H 0 4 N 5/46
G 0 1 R 13/20		G 0 1 R 13/20 N
H 0 4 N 5/04		H 0 4 N 5/04 Z
5/06		5/06 Z

審査請求 有 請求項の数 7 F D (全 8 頁)


(21) 出願番号	特願平10-26707	(71) 出願人	000108409 ソニー・テクトロニクス株式会社 東京都品川区北品川5丁目9番31号
(22) 出願日	平成10年(1998) 1月23日	(72) 発明者	北川 剛 東京都品川区北品川5丁目9番31号 ソニー・テクトロニクス株式会社内
		(72) 発明者	佐藤 典彦 東京都品川区北品川5丁目9番31号 ソニー・テクトロニクス株式会社内

(54) 【発明の名称】 トリガ生成回路及び波形表示装置

(57) 【要約】

【課題】 外部トリガ入力端子に入力される信号と入力端子に入力される信号の1フィールド当たりのライン数が異なっても、入力端子に入力した信号をライン単位で波形表示可能にする。

【解決手段】 入力端子11にHDTV信号を入力する。外部トリガ入力端子13にはSDTV信号を入力する。HDTV信号処理回路14はHDTV信号から基準クロックPCLKを生成する。カウンタ18は、SDTV信号の垂直同期信号を起点とし、基準クロックPCLKを所定数カウントする毎にトリガ信号を生成する。これにより、SDTV信号の垂直同期信号に位相ロックされ、周期がHDTV信号の水平同期信号と同じトリガ信号を生成する。



【特許請求の範囲】

【請求項1】 1フィールドの周期は等しいものの上記1フィールド当たりの走査線数が異なる第1及び第2テレビジョン信号がある場合において、

上記第2テレビジョン信号の垂直同期信号を起点とし、上記第2テレビジョン信号の上記垂直同期信号の周期を上記第1テレビジョン信号の1フィールド中の走査線数で等分した周期でトリガ信号を生成することを特徴とするトリガ生成回路。

【請求項2】 上記第1テレビジョン信号はデジタル信号であって、

上記第1テレビジョン信号の基準クロックと、上記第2テレビジョン信号の垂直同期信号を受けるカウンタ手段を具え、

該カウンタ手段が上記第2テレビジョン信号の上記垂直同期信号を起点とし、上記基準クロックを所定数カウントする毎に上記トリガ信号を生成することを特徴とする請求項1記載のトリガ生成回路。

【請求項3】 上記第1テレビジョン信号の1フィールド中の走査線数を分周比とし、出力信号が上記第2テレビジョン信号の上記垂直同期信号に位相ロックされるPLL発振回路を具え、該PLL発振回路により上記トリガ信号を生成することを特徴とする請求項1記載のトリガ生成回路。

【請求項4】 請求項2記載の上記PLL発振回路が、上記第1テレビジョン信号の1フィールド中の走査線数を分周比とする分周手段と、

上記第2テレビジョン信号の上記垂直同期信号と、上記PLL発振回路の出力信号を上記分周比で分周した信号とを位相比較し、位相差に応じた電圧を出力する位相比較手段と、

該位相比較手段が出力する上記電圧を小さくする方向に上記出力信号の周波数を制御する電圧制御発振手段とを具えることを特徴とする請求項3記載のトリガ生成回路。

【請求項5】 第1テレビジョン信号が入力される第1入力端子と、

上記第1テレビジョン信号と1フィールドの周期は等しいものの上記1フィールド当たりの走査線数が異なる第2テレビジョン信号中の少なくとも垂直同期信号が入力される第2入力端子と、

上記第2テレビジョン信号の上記垂直同期信号を起点とし、上記第2テレビジョン信号の上記垂直同期信号の周期を上記第1テレビジョン信号の1フィールド中の走査線数で等分した周期でトリガ信号を生成するトリガ生成手段と、

上記トリガ信号に応じて上記第1テレビジョン信号の波形を表示する表示手段とを具える波形表示装置。

【請求項6】 上記第1テレビジョン信号はデジタル信号であって、

上記トリガ生成手段は上記第1テレビジョン信号から基準クロックを生成するデジタル処理手段と、上記第2テレビジョン信号の上記垂直同期信号を起点とし上記基準クロックを所定数カウントする毎に上記トリガ信号を生成するカウンタ手段とを有することを特徴とする請求項5記載の波形表示装置。

【請求項7】 上記トリガ生成手段は上記第1テレビジョン信号の1フィールド中の走査線数を分周比とし、出力信号が上記第2テレビジョン信号の上記垂直同期信号に位相ロックされるPLL発振回路を有し、該PLL発振回路により上記トリガ信号を生成することを特徴とする請求項5記載の波形表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 1フィールド当たりの走査線数が互いに異なるテレビジョン信号を波形表示装置の入力端子と外部トリガ入力端子それぞれに入力しても、入力端子に入力したテレビジョン信号の波形を、そのライン（走査線）単位で表示できるようにするトリガ生成回路及びこれを有する波形表示装置に関する。

【0002】

【従来の技術】 現在、テレビジョン放送で使用されているテレビジョン信号にはいくつかのフォーマットがある。例えば、ハイビジョン、NTSC方式などである。このほかにも、テレビジョン信号の方式としては、NTSC方式をデジタル化したものといえるD2方式や、走査方式が本来インタレースであるNTSC方式をデジタル技術でノンインタレースとした方式などもある。以下では、ハイビジョンをはじめとした次世代高品位テレビジョン信号をHDTV信号として説明し、NTSC方式をはじめとした標準品位テレビジョン信号をSDTV信号として説明する。同じ内容の映像であっても、HDTVで放送することもあればSDTVで放送することもある。そこで、HDTVフォーマットで撮影を行った後に、これをSDTVフォーマットに変換するといったことが行われている。

【0003】 従来、同じフォーマットであって、しかも同じ信号源（ソース）から出力されたテレビジョン信号であっても、信号伝達経路の違いなどからこれらのテレビジョン信号間に位相差が生じて同期が取れなくなることがある。そこで、こうしたテレビジョン信号間の同期を取るためにGENロックといった手法が知られている。

【0004】 GENロックを用いた場合などにおいて、複数のテレビジョン信号が同期しているか、あるいは逆にどの程度位相差があるかといった特性は、テレビジョン信号専用のトリガ機能を有する波形表示装置（波形モニタ）などで測定できる。こうした波形表示装置では、入力されるテレビジョン信号の水平や垂直の同期信号に合わせてトリガ信号を発生させるトリガ回路が設けられ

ている。つまり、このトリガ信号に同期して波形表示装置内部に掃引信号(のこぎり波)を発生させることにより、テレビジョン信号の同期信号に同期して繰り返し所望部分の信号波形を表示できるようになっている。

【0005】このとき、複数のテレビジョン信号のうちの1つを基準信号として波形表示装置の外部トリガ入力端子に入力してトリガ信号を生成するようにし、他の複数のテレビジョン信号を装置の入力端子にそれぞれ入力して波形を表示するといったことがしばしば行われている。これによれば、基準信号に対する他の複数の信号の相対的な位相関係が測定できるからである。波形表示装置の複数の入力端子にそれぞれ入力されるテレビジョン信号が同期している場合は、それぞれに対応した波形の同期信号部分の位置が一致する。

【0006】一方、基準信号と入力端子に入力されるテレビジョン信号との位相関係を知るためには、例えば波形表示装置のライン・セレクトと呼ばれる機能が利用することができる。この機能は、HDTVであれば、その1フレームを構成する1125本のライン(走査線)中の例えば102番目のラインと指定すれば、102番目のラインの波形を表示するものである。基準信号とHDTVの同期があていければ、HDTVの規格通りに41番目のラインから映像信号が重畳した波形が観測できる。同期がとれていなければ、41番目ではなく、他のラインから映像信号が重畳した波形が観測される。

【0007】

【発明が解決しようとする課題】複数のテレビジョン信号がどれも同じフォーマットの場合には、同期信号の周期がこれらテレビジョン信号間で同じであるため、トリガ信号の生成も容易である。しかし、HDTV信号とSDTV信号などのように異なるフォーマット間の場合には、水平同期信号の周期が同じでないため、言い換えると1フィールド当たりの走査線(ライン)数が同じでないために従来と同様に行うことはできない。

【0008】図4に示すように、例えば、現在のHDTV信号とSDTV信号の場合では、1フィールドの垂直掃引周波数は59.94Hzで同じだが、1フィールドあたりの走査線数(ライン数)はインタレースの場合であればそれぞれ562.5本と262.5本であって異なる。更に、同じSDTVであっても走査方式がインタレースであるかノンインタレースであるかによって1フィールドあたりの走査線数が異なる。

【0009】現在、同じ内容の映像(アスペクト比、解像度は異なる)をHDTV信号とSDTV信号で同時に放送するような場合も少なくない。そこで、フォーマットの異なる複数の信号があったときに、任意のフォーマットの信号の1つを基準信号として波形表示装置の外部トリガ入力端子に入力し、他のフォーマットの信号は入力端子に入力してその水平同期信号に関してトリガをかけて波形を表示することにより、基準信号に対する位相

差を測定したいというニーズがある。より具体的には、種々のデジタル信号を基準信号とするとそのデコード装置が高価であるため、安価に利用できるNTSC信号を基準信号としつつ、HDTVをライン毎に波形表示したり、位相差を測定したいといったことである。

【0010】しかし、HDTV信号とSDTV信号では、1フィールドの周期は同じであるものの1フィールド当たりの走査線数が異なるので、SDTV信号を基準信号にしてトリガをかけて、HDTV信号をライン(走査線)単位で表示するといったことができなかった。

【0011】

【課題を解決するための手段】本発明によるトリガ生成回路は、例えば波形表示装置で波形を表示するために利用される。しかし、単に波形をデジタル的にサンプリングして記憶するためのタイミングをとるために利用しても良い。

【0012】本発明によるトリガ生成回路は、1フィールドの周期は等しいものの1フィールド当たりの走査線数が異なる第1及び第2テレビジョン信号がある場合において、第2テレビジョン信号の垂直同期信号を起点とし、第2テレビジョン信号の垂直同期信号の周期を第1テレビジョン信号の1フィールド中の走査線数で等分した周期でトリガ信号を生成することを特徴とする。

【0013】本発明によるトリガ生成回路のより具体的な1例としては、第1テレビジョン信号がデジタル信号の場合では、第1テレビジョン信号の基準クロックと、第2テレビジョン信号の垂直同期信号を受けるカウンタ手段を具えようにして、カウンタ手段が第2テレビジョン信号の垂直同期信号を起点とし、基準クロックを所定数カウントする毎にトリガ信号を生成するようにすると良い。

【0014】別の例としては、第1テレビジョン信号の1フィールド中の走査線数を分周比とし、出力信号が第2テレビジョン信号の垂直同期信号に位相ロックされるPLL発振回路を具えようにするという。このPLL発振回路のより具体的な構成としては、その分周手段が第1テレビジョン信号の1フィールド中の走査線数を分周比としており、位相比較手段が第2テレビジョン信号の垂直同期信号と、PLL発振回路の出力信号(=トリガ信号)を分周比で分周した信号とを位相比較し、位相差に応じた電圧を出力するものである。そして電圧制御発振手段が位相比較手段が出力する電圧を小さくする方向に上記出力信号の周波数を制御する。

【0015】本発明による波形表示装置は、第1入力端子に第1テレビジョン信号を入力し、第2入力端子(外部トリガ入力端子)には第1テレビジョン信号と1フィールドの周期は等しいものの1フィールド当たりの走査線数が異なる第2テレビジョン信号中の少なくとも垂直同期信号を入力する。そして、トリガ生成手段が、第2テレビジョン信号の垂直同期信号を起点とし、第2テレ

ビジョン信号の垂直同期信号の周期を第1テレビジョン信号の1フィールド中の走査線数で等分した周期でトリガ信号を生成する。波形表示装置は、トリガ信号に応じて第1テレビジョン信号の波形を表示する。

【0016】これによれば、1フィールド当たりの走査線数が異なる第2テレビジョンを基準信号としても第1テレビジョン信号を1ライン（走査線）単位で波形表示でき、よって基準信号（第2テレビジョン信号）に対して第1テレビジョン信号が何ライン遅れているかといったことを測定することができる。つまり、デジタル、アナログ、1フィールド当たりの走査線数といったフォーマットが異なる複数のテレビジョン信号があるときに、どのテレビジョン信号でも基準信号として第2入力端子（外部トリガ入力端子）に入力できるようになる。よって、ユーザがもっとも利用しやすいと思うテレビジョン信号を任意に選んで基準信号とすることができる。現在であれば、デジタル信号では高価なデコードを必要とするので、安価に利用できるNTSC信号を基準信号としつつ、HDTV信号の波形をライン単位で表示するといったことが本発明により可能になる。

【0017】波形表示装置のトリガ生成手段のより具体的な構成方法にはいくつかある。その1つとしては、第1テレビジョン信号がデジタル信号の場合であれば、トリガ生成手段をデジタル処理手段とカウンタ手段を設けることによって構成しても良い。このとき、デジタル処理手段は第1テレビジョン信号から基準クロックを生成し、カウンタ手段は第2テレビジョン信号の垂直同期信号を起点とし基準クロックを所定数カウントする毎にトリガ信号を生成する。

【0018】また、トリガ生成手段を、第1テレビジョン信号の1フィールド中の走査線数を分周比とし、出力信号が第2テレビジョン信号の垂直同期信号に位相ロックされるPLL発振回路を設けることによって構成しても良い。

【0019】

【発明の実施の形態】本発明による波形表示装置では、1フィールドの周期は等しいものの1フィールド当たりの走査線数が異なる第1及び第2テレビジョンのうち、一方を外部トリガ信号入力端子に入力する基準信号としながら、他方の信号の波形をライン（走査線）単位で表示することを可能にする。これは、例えばHDTV方式で撮影された映像をSDTV方式に変換し、これら両方式で同時に放送する場合に、これらテレビジョン信号間の位相関係を測定したいときなどに有効である。更には、インタレースのNTSC信号からノンインタレースに変換した信号と、元のNTSCの位相関係を測定したいといった場合にも便利である。

【0020】図1は、本発明に基づく波形表示装置のうち、特にトリガ生成回路部分の第1の実施形態を示す機能ブロック図である。従来通りの部分については省略し

ている。ここでは入力端子（第1入力端子）11に入力される第1テレビジョン信号がHDTV信号の場合を示す。しかし、第1テレビジョン信号として、デジタル化したNTSC信号（例えば、D2規格の信号など）でも同様に実施できる。要は、デジタルのテレビジョン信号であれば良い。

【0021】HDTV信号は、同軸ケーブルなどにより波形表示装置（図示せず）の入力端子（第1入力端子）11に入力される。波形表示装置は、通常複数のチャンネルを有しているが、ここでは簡単のため1チャンネルだけを示す。アッテネータ／入力アンプ10は、ひずみを生じさせないように入力信号を増幅する。HDTV信号処理回路（デジタル処理手段）14はシリアル形式の信号をデコードしてパラレルに変換し、データPDATAとクロック（基準クロック）PCLKに分離して再構成する。第1テレビジョン信号がデジタル信号の場合、この基準クロックPCLKが得られることが大きな特徴である。

【0022】波形表示装置の外部トリガ入力端子（第2入力端子）13には、SDTV信号が入力される。垂直同期信号抽出回路16は、アッテネータ／入力アンプ12を通過したSDTV信号からその垂直同期信号を抽出する。外部トリガ入力端子13に入力されるテレビジョン信号は、垂直同期信号を抽出できれば良いのであるから、デジタルでもアナログでも良く、また、テレビジョン信号のすべての成分が入力されなくとも少なくとも垂直同期信号の成分だけ入力されれば良い。カウンタ18は、抽出したSDTV信号の垂直同期信号を起点とし、基準クロックPCLKを所定数（インタレースのHDTV信号の場合なら2200個）カウントする度にトリガ信号を生成する。

【0023】なお、テレビジョン信号の周波数は、テレビジョン画像を表示するために規格上非常に高精度である。よって、表示しようとするテレビジョン信号からトリガ信号を生成せずに、上述のように人工的に生成されたトリガ信号を用いて波形を表示しても波形は安定して表示される。

【0024】図2は、HDTV信号、SDTV信号及びトリガ信号のタイミング・チャート図である。HDTV信号及びSDTV信号間の時間差 Δt は、波形表示装置の入力端子（第1入力端子）11及び外部トリガ入力端子（第2入力端子）13にそれぞれ信号が入力された時点において信号間に位相差があることを示している。トリガ信号は、SDTV信号（第2テレビジョン信号）の垂直同期信号Vに位相がロックされるとともに、HDTV信号（第1テレビジョン信号）の水平同期信号と同じ周期で生成される。

【0025】図1では、波形表示装置内にHDTV信号処理回路（デジタル処理手段）14を設けていたが、カウンタ18にHDTV信号の基準クロックPCLKが入

力されれば良いので、HDTV信号処理回路14は必ずしも波形表示装置内に設けなくとも良い。波形表示装置の外部において基準クロックPCLKを生成し、その後波形表示装置のトリガ生成回路に入力するようにしても良い。そして、テレビジョン信号は、必要に応じて他の入力端子(図示せず)に入力し、その波形を表示すれば良い。

【0026】図3は、本発明に基づく波形表示装置のうち、特にトリガ生成回路部分の第2の実施形態を示す機能ブロック図であり、波形表示装置の入力端子(第1入力端子)11にアナログのテレビジョン信号(例えば、NTSC信号)が入力された場合を想定している。しかし、入力端子11にデジタルのテレビジョン信号が入力された場合でも利用できる。なお、アッテネータ/入力アンプ10以降のブロックは従来の波形表示装置と同様であるため、省略している。要は、入力端子11に入力されたテレビジョン信号を、トリガ信号生成に利用しないことが特徴である。なお、第1の実施形態と対応するブロックには、同じ符号を付して説明する。

【0027】図3の場合では、入力端子11に入力される信号をトリガ信号の生成に利用しないので、上述したような基準クロックPCLKを生成できない場合でも本実施できる。ここでは、PLL発振回路を応用してトリガ信号を生成する。外部トリガ入力端子(第2入力端子)13には、HDTV信号が入力される。垂直同期信号抽出回路16は、アッテネータ/入力アンプ12を通過したHDTV信号からその垂直同期信号を抽出する。HDTV信号は、外部トリガ入力端子13に入力された時点においてアナログであってもデジタルであっても良く、単にそれに応じて垂直同期信号抽出回路16の回路構成を対応させれば良い。

【0028】垂直同期信号抽出回路16で抽出された垂直同期信号は、PLL発振回路20に入力される。分周回路28は、SDTV信号の1フィールド中の走査線数を分周比としている。この分周比Nは、マイクロプロセッサなどで構成される波形表示装置の演算制御回路(図示せず)の制御にしたがって変更される。この場合、入力端子11に入力される信号が例えばNTSC信号であれば、1フィールド当たりの走査線数は262.5本なので分周比Nも262.5とすれば良い。

【0029】位相比較回路22は、HDTV信号の垂直同期信号と、PLL発振回路の出力信号(=トリガ信号)を分周比Nで分周した信号とを位相比較し、位相差に応じたパルスを出力し、LPF24はこのパルスから位相差に応じた電圧を出力する。電圧制御発振回路(VCO)26は、位相差に応じた電圧を小さくする方向に出力信号の周波数を制御する。これにより、PLL発振回路20は、垂直同期信号と同相で、垂直同期信号の周期を分周回路28の分周比Nで等分した周期のトリガ信号を生成する。言い換えると、垂直同期信号がPLL発

振回路20のいわゆる基準周波数信号であり、出力信号(=トリガ信号)は基準信号である垂直同期信号に位相ロックされることになる。

【0030】図3では、PLL発振回路のもっとも単純なブロックを示したが、種々のものを利用できる。基準信号に対する出力信号の分周比Nが小数点以下を有する半端な値とすることを可能としたPLL発振回路は、例えば、本願出願人による特願平9-101022号に記載されている。

【0031】上述のようにしてテレビジョン信号を波形表示装置に表示した場合、図2のように、外部トリガ入力端子に入力されたテレビジョン信号(図ではSDTV信号)に対し、入力端子に入力されたテレビジョン信号(図2ではHDTV信号)の位相が進んでいると、波形表示装置の表示画面(図示せず)では波形が(左方向に)進んで表示される。逆に、位相が遅れていれば、表示画面上では波形が(右方向に)遅れて表示される。もちろん、入力端子を複数としそれぞれにテレビジョン信号を入力してもよく、同様にして外部トリガ入力端子に入力されたテレビジョン信号を基準として、他の複数の信号の相対的な位相関係が測定できる。

【0032】本発明においては、上述してきたように、第1テレビジョン信号の1フィールド中にある走査線(ライン)数で、外部トリガ入力端子(第2入力端子)13に入力される第2テレビジョン信号の垂直同期信号の周期を等分し、トリガ信号を生成する。そこで、第1及び第2テレビジョン信号の1フィールド中に含まれるライン数について図4を用いて考察してみる。

【0033】図4は、HDTVとSDTVの1フレームの関係を示すチャート図である。現在一般的なインタレース方式では、2フィールドで1フレームを構成するので、インタレースの場合では2フィールドが示されている。インタレース方式の場合、HDTV及びSDTVでは1フィールドにそれぞれ562.5本及び262.5本のラインがある。ノンインタレースの場合、HDTV及びSDTVでは1フィールド(=1フレーム)にそれぞれ1125本及び525本のラインがある。

【0034】図4からわかるように、走査方式がインタレースであるかノンインタレースかによって1フィールド中に含まれる走査線数が異なる。よって、本発明の実施においても、第2入力端子(外部トリガ入力端子13)に入力される第2テレビジョン信号の垂直同期信号の周期を等分する分周比Nを、第1入力端子に入力する第1テレビジョン信号の1フィールド中の走査線数によって適切に変更すると良い。

【0035】上述した実施形態に即していえば、図1に示した例であればカウンタ18がカウントする基準クロックPCLKの所定カウント数を適切に変更すれば良い。また、図3に示した例でいえば、分周回路28の分周比Nを第1テレビジョン信号の1フィールド中の走査

線数とすれば良い。

【0036】図5は、本発明による波形表示装置の使用方法的1例を示すブロック図である。フォーマット変換回路30は、テレビジョン信号のフォーマットを変換するもので、図5の例ではNTSC信号をHDTV信号にアップコンバートする回路である。NTSC信号は、波形表示装置32の外部トリガ入力端子13に輸入され、基準信号として利用される。フォーマット変換回路30が出力するHDTV信号は、波形表示装置32の4つの入力端子11a乃至11dのいずれかに入力される（図5では、入力端子11a）。

【0037】フォーマット変換回路30でのアップコンバートには、数ライン+ α （数 μ 秒）の時間がかかる。よって、出力されるHDTV信号は、変換にかかる時間分だけ元のNTSC信号に対して遅延することになる。これを波形表示装置32においてライン・セレクト機能を使って観測すると、規格と異なり、図5の例では41番目のラインより数ラインだけ遅れたところに映像信号が重複された波形が観測される。しかもその波形は、1ラインに満たない遅延分だけ右方向に遅れた波形として表示される。これにより、変換回路30での変換に必要な時間が測定できる。

【0038】図5ではアップコンバートを例にして説明したが、HDTV信号をNTSC信号に変換するダウンコンバートでも、同様にして基準信号に対する入力波形の位相関係を観測できる。なお、フォーマット変換回路30から波形表示装置32の入力端子36等までは同軸ケーブル等の信号線で信号を伝送するので、こうした信号線においても遅延が発生することになる。しかし、信号線の長さにもよるが、通常はフォーマット変換回路30で生じる遅延時間に比較すると無視できる程度のものである。

【0039】以上説明してきたように、従来と本発明とで大きく異なる点は、外部トリガ入力端子に輸入される信号と入力端子に輸入される信号の1フィールド当たり

のライン数が異なっている、入力端子に輸入した信号がライン単位で波形表示可能となることである。よって、異なるフォーマットの信号を複数系統使用する放送局などでの利用に最適である。

【図面の簡単な説明】

【図1】本発明に基づく波形表示装置のうち、特にトリガ生成回路部分の第1の実施形態を示す機能ブロック図である。

【図2】本発明に基づくHDTV信号、SDTV信号及びトリガ信号のタイミング・チャート図である。

【図3】本発明に基づく波形表示装置のうち、特にトリガ生成回路部分の第2の実施形態を示す機能ブロック図である。


【図4】インタレース及びノンインタレースの違いによるHDTVとSDTVの1フレームの関係を示すチャート図である。

【図5】本発明による波形表示装置の使用方法的一例を示すブロック図である。


【符号の説明】

- 10 アッテネータ／入力アンプ
- 11 入力端子（第1入力端子）
- 12 アッテネータ／入力アンプ
- 13 外部トリガ入力端子（第2入力端子）
- 14 デジタル信号処理手段
- 16 垂直同期信号抽出回路
- 18 カウンタ手段
- 20 PLL発振回路
- 22、24 位相比較手段
- 26 電圧制御発振手段
- 28 分周手段
- 30 フォーマット変換回路
- 32 波形表示装置
- PCLK HDTVの基準クロック
- PDATA HDTVのデータ成分
- Δt 第1及び第2テレビジョン信号間の位相差


【図1】




【図3】




【図2】




【図4A】




【図4B】




【図5】



【図4C】



【図4D】



【手続補正書】

【提出日】平成10年12月9日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 1フィールドの周期は等しいものの上記1フィールド当たりの走査線数が異なる第1及び第2テレビジョン信号がある場合において、上記第2テレビジョン信号の垂直同期信号に位相がロックされ、上記第2テレビジョン信号の上記垂直同期信号の周期を上記第1テレビジョン信号の1フィールド中の走査線数で等分した周期のトリガ信号を生成することを特徴とするトリガ生成回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項4

【補正方法】変更

【補正内容】

【請求項4】 請求項3記載の上記PLL発振回路が、上記第1テレビジョン信号の1フィールド中の走査線数を分周比とする分周手段と、上記第2テレビジョン信号の上記垂直同期信号と上記P

L発振回路の出力信号を上記分周比で分周した信号とを位相比較し、位相差に応じた電圧を出力する位相比較手段と、

該位相比較手段が出力する上記電圧を小さくする方向に上記出力信号の周波数を制御する電圧制御発振手段とを具えることを特徴とする請求項3記載のトリガ生成回路。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】請求項5

【補正方法】変更

【補正内容】

【請求項5】 第1テレビジョン信号が入力される第1入力端子と、

上記第1テレビジョン信号と1フィールドの周期は等しいものの上記1フィールド当たりの走査線数が異なる第2テレビジョン信号中の少なくとも垂直同期信号が入力される第2入力端子と、

上記第2テレビジョン信号の上記垂直同期信号に位相ロックされ、上記第2テレビジョン信号の上記垂直同期信号の周期を上記第1テレビジョン信号の1フィールド中の走査線数で等分した周期のトリガ信号を生成するトリガ生成手段と、

上記トリガ信号に応じて上記第1テレビジョン信号の波形を表示する表示手段とを具える波形表示装置。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】本発明によるトリガ生成回路は、1フィールドの周期は等しいものの1フィールド当たりの走査線数が異なる第1及び第2テレビジョン信号がある場合において、第2テレビジョン信号の垂直同期信号に位相ロックされ、第2テレビジョン信号の垂直同期信号の周期を第1テレビジョン信号の1フィールド中の走査線数で等分した周期のトリガ信号を生成することを特徴とする。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0015

【補正方法】変更

【補正内容】

【0015】本発明による波形表示装置は、第1入力端子に第1テレビジョン信号を入力し、第2入力端子（外部トリガ入力端子）には第1テレビジョン信号と1フィールドの周期は等しいものの1フィールド当たりの走査線数が異なる第2テレビジョン信号中の少なくとも垂直同期信号を入力する。そして、トリガ生成手段が、第2テレビジョン信号の垂直同期信号に位相ロックされ、第2テレビジョン信号の垂直同期信号の周期を第1テレビジョン信号の1フィールド中の走査線数で等分した周期のトリガ信号を生成する。波形表示装置は、トリガ信号に応じて第1テレビジョン信号の波形を表示する。